Wie Sie Signalintegritätsprobleme bei Ihren Designs vermeiden

Unternehmen Sie wirklich alles, um Signalintegritätsprobleme bei Ihren Hochgeschwindigkeitsdesigns zu lösen? Lesen Sie weiter und erfahren Sie, wie sich die meisten Arten von Signalintegritätsproblemen mit Lagenaufbau- und Routinglösungen für Altium Designer® vermeiden lassen.

Hochleistungsdesigns konfrontieren die Welt der Elektronikentwicklung mit ganz spezifischen Herausforderungen.

Die Geburtsstunde des Hochgeschwindigkeitsdesigns

Die steigende Zahl der für Hochfrequenzsignale ausgelegten Designs ist eng verknüpft mit den Leistungszuwächsen von Elektroniksystemen. Mit zunehmender Systemleistungsfähigkeit wuchsen die Herausforderungen für PBCs. Werkzeuge wurden kleiner, Packungsdichten auf Leiterplattenentwürfen höher und wir suchen kontinuierlich nach Chips, die möglichst wenig Strom benötigen. Der schnelle technischen Fortschritt bedingt, dass wir uns mit vielen Aspekten auseinandersetzen müssen, die Hochgeschwindigkeitsdesigns zu einer sehr komplexen Angelegenheit machen.

Rückblick auf die Perspektive

In den vergangenen 30 Jahren hat sich im PCB-Design sehr viel getan. 1987 glaubten wir, dass mit der 0,5-Mikron-Technologie das Ende des technisch Möglichen erreicht sei. Heute sind wir bei der 22 nm-Technologie angekommen. Die Flankenraten, die 1985 die Designkomplexität vorantrieben (üblicherweise 30 ns) erscheinen gegenüber den heutigen (1 ns) ziemlich blass.

Fortschritt und seine Probleme

Fortschritt ist immer auch mit Problemen verbunden. Die Erhöhung der Systemleistungen und die Übernahme der Praktiken des Hochgeschwindigkeitsdesigns stellen uns vor Herausforderungen, die in der Designumgebung behandelt werden müssen. Kurzgefasst stehen wir vor diesen Herausforderungen:

Signalqualität

Der Trend der IC-Baustein-Hersteller zu niedrigeren Kernspannungen und höheren Schalt-/Betriebsfrequenzen hatte einen starken Anstieg der Flankenraten zur Folge. Diese Flankenraten können Reflexionen und dadurch in Designs Probleme bei der Signalqualität verursachen, wenn sie nicht unterbunden werden.

Crosstalk

Bei Designs für hohe Signalgeschwindigkeiten mit dicht gepackten Leiterbahnen kommt es häufig zu Crosstalk, einem Phänomen ungewollter Kopplung elektromagnetischer Frequenzen zwischen Leiterbahnen auf gedruckten Schaltungen. 

Crosstalk kann sowohl aufgrund von Kopplung über die Kante auf derselben Lage als auch von Kopplung über die Grundfläche benachbarter Lagen auftreten. Die Kopplung ist dreidimensional. Parallel und grundflächig geroutete Leiterbahnen verursachen mehr Crosstalk als nebeneinander geroutete Leiterbahnen.

Strahlungsemissionen

Schnellere Flankenraten in alten Designs, welche die gleiche Frequenz und Leiterbahnlänge wie zuvor nutzen, produzieren in einer Übertragungsleitung ein Überschwingen. Dies führt zu wesentlich höheren Strahlungsemissionen, die die von der FCC/CISPR Klasse B für Übertragungsleitungen genannten Grenzwerte bei weitem überschreiten.

Designlösungen

Da Signal- und Energieintegritätsprobleme dazu neigen, diskontinuierlich aufzutreten, sind sie unter Umständen nur schwer feststellbar. Es ist immer besser, diese Probleme bereits während des Hochgeschwindigkeitsdesignprozess zu erkennen und sie an der Quelle ihres Entstehens zu beheben, als zu einem späteren Zeitpunkt. Dann nämlich könnte es Produktionsverzögerungen verursachen. Ein Werkzeug zur Planung des Lagenaufbaus vereinfacht die Implementierung von Lösungen für Signalintegritätsprobleme in Ihren Designs erheblich.

Planung des Leiterplattenaufbaus

Ihr erster Blick muss dem Lagenaufbau Ihres Hochgeschwindigkeitsdesigns gelten. Das Substrat ist die wichtigste Komponente der Baugruppe. Ihre Spezifikation muss sorgfältig geplant werden, um Impedanzdiskontinuitäten, Signalkopplung und übermäßige elektromagnetische Emissionen zu vermeiden. Denken Sie bei Ihren Überlegungen zum Lagenaufbau an diese Tipps und Empfehlungen bei Ihrem nächsten Design.

  • Alle Signallagen sollten an einer durchgehenden Referenzlage anliegen und eng mit ihr gekoppelt sein. Dadurch wird ein eindeutiger Rückstrompfad vorgegeben und  Crosstalk über die Grundfläche verhindert.

  • Dort ist ausreichend planare Kapazität, um Wechselstromimpedanz bei hohen Frequenzen zu reduzieren. Eng gekoppelte Ebenen verringern die Wechselstromimpedanz an oberen Ebenen und reduzieren die elektromagnetische Strahlung beträchtlich.

  • Hochgeschwindigkeitssignale sollten zwischen die Lagen geroutet werden, um Strahlung zu reduzieren.

  • Durch die Reduzierung der Dielektrikumshöhe kommt es zu deutlich weniger Crosstalk, ohne dass verfügbarer Raum auf Ihrer Leiterplatte negativ beeinträchtigt wird.

  • Das Substrat sollte verschiedenen Technologien Rechnung tragen. Zum Beispiel: 50/100 Ohm digital, 40/80 Ohm DDR4, 90 Ohm USB.

Routing und Arbeitsabläufe

Nach der sorgfältigen Planung Ihres Lagenaufbaus ist es jetzt an der Zeit, Ihre Leiterplatte zu routen. Mit der sorgfältigen Strukturierung Ihrer Designregeln und des Arbeitsbereichs sind Sie bestens gerüstet für ein effizientes Routen Ihrer Leiterplatte. Berücksichtigen Sie diese Tipps, die Ihnen das Routing Ihrer Leiterplatte einfacher machen und Crosstalk, Strahlung und Signalqualitätsprobleme verhindert:

  • Vereinfachen Sie Ihre Ansicht, damit Sie geteilte Flächen (Split Planes) und Rückstrompfade leicht erkennen. Ermitteln Sie hierfür, auf welche Kupferfläche (sowohl Masse als auch Stromversorgung) jede einzelne Signallage bezogen ist. Dann schalten Sie diese Signallage und Flächenlage ein, um diese gleichzeitig zu betrachten. Leiterbahnen, die geteilte Flächen (Split Planes) queren, werden problemlos erkennbar.

  • Wenn digitale Signale einen Spalt in einer Energieintegritätsreferenzlage queren, können Sie einen oder zwei Entkopplungskondensatoren (100 nF) in der Nähe des widrigen Signals platzieren. Dadurch ist ein Pfad für den Rückstrom zwischen den beiden Anschlüssen gegeben.

  • Vermeiden Sie ein paralleles und grundflächiges Routing von Leiterbahnen, da es bei diesen zu mehr Crosstalk kommt als bei nebeneinander gerouteten Leiterbahnen.

  • Halten Sie parallel angeordnete Leiterbahnabschnitte möglichst kurz, um Crosstalk zu reduzieren, es sei denn Sie verwenden einen synchronen Bus. Planen Sie den Abstand zwischen Signalgruppen so, dass die Adress- und Datenabstände der dreifachen Leiterbahnbreite entsprechen.

  • Seien Sie zurückhaltend bei der Verwendung von Buildup-Mikrostrip-Lagen an der Ober- und Unterseite Ihrer Leiterplatte. Dies kann durch auf angrenzenden Lagen geroutete Leiterbahnen zu Crosstalk führen und die Signalintegrität gefährden.

  • Routen Sie das Taktsignal (oder den Abtastimpuls) immer bis zur längsten Zeitverzögerung der Signalgruppe. Dies ermöglicht ein vollständiges Eintreffen der Daten vor ihrer Einlesung durch das Taktsignal.

  • Ein Routing, bei dem Signale zwischen Lagen eingebettet werden, hilft Strahlungsemissionen zu minimieren und bietet Schutz vor elektrostatischer Entladung.

Signalklarheit

Elektronikdesigns werden in Zukunft zweifellos noch komplexer und PCB-Designer damit vor neue Herausforderungen gestellt. Die saubere Konfigurierung von Lagenaufbau, Impedanz und Rückstrompfaden bildet eine feste Grundlage für Ihr Design. Neue Funktionen für Hochgeschwindigkeitsdesign in Altium Designer wie xSignals® ergänzen diese Basis, indem sie Ihnen ermöglichen, Signalanpassungen mit der Überprüfung durch einen 2D-Feld-Solver genauer durchzuführen.

Welche Werkzeuge verwenden Sie bei Ihren Designs für Hochgeschwindigkeitssignale? Testen Sie Altium


Referenz: Beyond Designs: Signal Integrity 1-3, the PCB Design Magazine.

Über den Autor

Biography

Weitere Inhalte von Barrey Olney
Vorheriger Artikel
So verwendet man Schaltplan-CAD-Zeichnungen zur Kabelanordnung Teil 3
So verwendet man Schaltplan-CAD-Zeichnungen zur Kabelanordnung Teil 3

Erfahren Sie hier, wie man CAD-Zeichnungen zur Kabelanordnung anfertigt. In Teil 3 unserer Altium-Blogserie...

Nächster Artikel
SPI oder I2C: Was ist die beste Wahl für Ihr Speicherchip-Protokoll?
SPI oder I2C: Was ist die beste Wahl für Ihr Speicherchip-Protokoll?

SPI oder I2C? Wenn Sie sich fragen, für welches Speicherchip-Protokoll Sie sich entscheiden sollten, lesen ...